计划执行与检查节点
executing-plans
按既定实施计划完成工作,保持过程检查和反馈。
evaluate-boolean-expression【效率与协作】Evaluate and simplify Boolean expressions using truth tables, algebraic laws (De Morgan, distributive, absorption, idempotent, consensus), and Karnaugh maps for up to six variables. Use when you need to reduce a Boolean expression to its minimal sum-of-products or product-of-sums form, verify logical equivalence between two expressions, or prepare a …
独立 GitHub 快照 · 自动分类 · 以原作者文档为准
化布爾式為最簡:解為範式、造真值表、施代數簡化律、行 K 圖最簡(至六變)、驗簡式與原式等價。
A AND (B OR NOT C)、A * (B + C')、A & (B | ~C))轉入式為標準內表:
* 為 AND,+ 為 OR,' 為 NOT(補),^ 為 XORX = X*(Y + Y') 填缺變,展為諸 minterm 之和X = X + Y*Y' 展為諸 maxterm 之積## Normalized Expression
- **Variables**: [A, B, C, ...]
- **Variable count**: [n]
- **Original expression**: [as given]
- **Canonical SOP (minterms)**: Sigma m(i, j, k, ...)
- **Canonical POS (maxterms)**: Pi M(i, j, k, ...)
- **Don't-care set**: d(i, j, ...) [if any]
得: 式轉為範 SOP 及/或 POS,諸 minterm/maxterm 明列,無關條件分置。
敗則: 若式有語誤或運符優先模糊,請澄。標優先為:NOT(最高)> AND > XOR > OR(最低)。若變逾 6,K 圖步須改 Quine-McCluskey 算法。
造全真值表以立函於諸入組合之行:
X 而非 0 或 1## Truth Table
| A | B | C | F |
|---|---|---|---|
| 0 | 0 | 0 | _ |
| 0 | 0 | 1 | _ |
| ... | ... | ... | ... |
得: 全真值表 2^n 行,出合範式,無關正標。
敗則: 若真值表與範式不合,復察第一步之展。常誤於展中誤用 De Morgan 律——各展步獨驗。
以布爾代數恆等化約:
A + 0 = A、A * 1 = A、A + 1 = 1、A * 0 = 0A + A = A、A * A = AA + A' = 1、A * A' = 0A + A*B = A、A * (A + B) = A(A * B)' = A' + B'、(A + B)' = A' * B'A * (B + C) = A*B + A*C、A + B*C = (A + B) * (A + C)A*B + A'*C + B*C = A*B + A'*C(B*C 冗)A*B' + A'*B = A ^ B 之模## Algebraic Simplification Trace
1. Original: [expression]
2. Apply [law name]: [result]
3. Apply [law name]: [result]
...
n. Final algebraic form: [simplified expression]
得: 逐步化約,各律明引,收斂於簡式。跡供等價可驗之證。
敗則: 若無法再簡而非最簡,進第四步(K 圖)。代數法不保全局最小——賴律施之序。
用 K 圖以求可證之最簡 SOP 或 POS(至六變):
## K-map Result
- **Prime implicants**: [list with covered minterms]
- **Essential prime implicants**: [list]
- **Minimal SOP**: [expression]
- **Minimal POS**: [expression, if requested]
- **Literal count**: [number of literals in minimal form]
得: 最簡 SOP(及/或 POS)字數至少,諸主質涵與要主涵皆記。
敗則: 若聚模糊(多最簡覆),列諸等價最簡式。若變逾 6,轉 Quine-McCluskey 表法或 Espresso 啟發,並記法之變。
確簡與原邏輯等價:
## Equivalence Verification
- **Method**: [truth table comparison / algebraic proof / both]
- **Mismatched rows**: [none, or list row numbers]
- **Verdict**: [Equivalent / Not equivalent]
- **Final minimal expression**: [the verified result]
得: 簡式於諸非無關入合原。末最簡式明列。
敗則: 若有行不合,循第三、四步追誤。常因:K 圖聚不正(非矩或非 2 冪)、忘繞邊鄰、誤聚 0 格。
A + B * C 為 (A + B) * C 而非 A + (B * C),函全易design-logic-circuit — 映最簡式為閘級電路argumentation — 結構邏輯推理,共形邏基